## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-073269

(43) Date of publication of application: 18.03.1997

(51)Int.CI.

G09C 1/00 H04L 9/30

(21)Application number: 07-226682

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

04.09.1995

(72)Inventor: ABE MASAYUKI


SAITO TAIICHI UEDA HIROKI

# (54) PRIME NUMBER GENERATOR, PRIME FACTOR DISCRIMINATING DEVICE AND PRIME NUMBER GENERATOR HAVING LIMITATION

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a prime number generator, a prime factor discriminating device and a prime number generator having limitation in which prime numbers are generated having a high sefety so that any one of the bit numbers of the prime factors that should be included by P-1 and p+1 becomes less than 1/2 of the bit number of P and the appearance probability of the prime numbers is relatively uniform.

SOLUTION: When a bit number pb of a prime number p, a prime number r which is the prime factor of p-1, a maximum value xx of x, a minimum value xm of x, a final value xs of x, a random number x of an even number in that xm≤x≤xx and a random number xd are externally inputted, compute p=xr+1 and input p into a prime number discriminator. If p is discriminated as a prime number, output p and the process is stopped. If p is discriminated as not a prime number, subtract 2 from x or add 2 to x in accordance with the value of xd. If x becomes less than xm, make x to be xx. If x becomes



larger than xx, make x to be xm. If x becomes equal to xs, output a signal indicating that the prime number p which meets input conditions pb and r does not exist and stop. If x in not equal to xs, go back to the first process.

### **LEGAL STATUS**

[Date of request for examination]

21.10.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

# THIS PAGE BLANK (USPTO)

[Patent number]

3292362

[Date of registration]

29.03.2002

[Number of appeal against examiner's decision

of rejection]
[Date of requésting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# THIS PAGE BLANK (USPTO)

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平9-73269

(43)公開日 平成9年(1997)3月18日

(51) Int.Cl. 6		識別記号	庁内整理番号	FΙ			技術表示箇所
G09C	1/00	650	7259-5 J	G 0 9 C	1/00	6 5 0 Z	
H04L	9/30			H04L	9/00	6 6 3 Z	

### 審査請求 未請求 請求項の数4 OL (全 11 頁)


(21)出願番号	特顯平7-226682	(71) 出題人 000004226	
		日本電信電話株式会社	
(22)出顧日	平成7年(1995)9月4日	東京都新宿区西新宿三丁目19番2号	
		(72) 発明者 阿部 正幸	
		東京都千代田区内幸町1丁目1番6号	日
		本電信電話株式会社内	
		(72)発明者 斉藤 泰一	
		東京都千代田区内幸町1丁目1番6号	日
		本電信電話株式会社内	
		(72)発明者 植田 広樹	
		東京都千代田区内幸町1丁目1番6号	日
		本電信電話株式会社内	
		(74)代理人 弁理士 三好 秀和 (外1名)	

## (54) [発明の名称] 素数生成装置、素因数判定装置、および制限付き素数生成装置

## (57)【要約】

【課題】 P-1. P+1が含むべき素因数のビット数のいずれもがPのビット数の1/2以上となるような安全性の高い素数を生成するとともに素数の出現確率が比較的均等である素数生成装置、素因数判定装置、および制限付き素数生成装置を提供する。

【解決手段】 素数 p のビット数 p b , p − 1 の素因数とする素数 r , x の最大値 x x , x の最小値 x m , x の終了値 x s , x m ≤ x ≤ x x なる偶数の乱数 x 、および乱数 x dが外部より入力されたとき、p = x r + 1 を計算し、p を素数判定器へ入力し、p が素数と判定された場合にp を出力して処理を停止し、p が素数でないと判定された場合には、x d の値に応じて x から2 を減じるかまたは x に2 を加え、x が x m より小さくなった場合は x を x x とし、x が x x より大きくなった場合は x を x m とし、x が x s と等しい場合には、入力条件 p b r を満たす素数 p が存在しないという信号を出力して停止し、x が x s に等しくない場合には最初の処理に戻る。



### 【特許請求の範囲】

【請求項1】 乱数生成器および素数判定器を備え、rを素数、xを乱数とするときp=xr+1からなる素数pを生成する素数生成装置であって、

素数pのピット数p b. p-1 の素因数とする素数r. x の最大値x x. x の最小値x m. x の終了値x s. x m  $\le$  x  $\le$  x x なる偶数の乱数x 、および乱数x d が外部より入力されたとき、p=x r+1 を計算する第1の手段と、

pを前記素数判定器へ入力し、pが素数と判定された場合にpを出力して処理を停止し、pが素数でないと判定された場合に第3の手段に処理を渡す第2の手段と、

x dの値に応じてxから2を減じるかまたはxに2を加え、xがx mより小さくなった場合はxをx x とし、x がx x より大きくなった場合はx x x と等しい場合には第4の手段に処理を渡し、x がx x に等しくない場合には第1の手段に処理を渡す第3の手段と、

入力条件 p b、 r を満たす素数 p が存在しないという信号を出力して停止する第4の手段とを有することを特徴とする素数生成装置。

【請求項2】 前記第1の手段において、xがxsまたはxxまたはxsと等しい場合にのみp=xr+1を計算し、それ以外の場合には、xdの値に応じてpに2\*rを加えるかまたは減じた結果をpとすることを特徴とする請求項1記載の素数生成装置。

【請求項3】 素数 p および整数 s b が入力された時、 p + 1 が s b ビット以上の素因数を持つかどうかを判定 する素因数判定装置であって、

2から順番に素数を格納した記憶手段である素数テーブル、素数判定器および除算器を備え、前記素数テーブルに格納されている最大の素数を t max とするとき、レジスタ t を O に初期化し、p + 1 をレジスタ s に格納する第 1 の手段と、

前記素数テーブルにtより大きな素数がある場合はそれらのうちの最小の値を読み出してtに格納するかまたはtより大きい素数が素数テーブルにない場合は第5の手段に処理を渡す第2の手段と、

sとtを除算器へ入力し、sがtで割り切れた場合に出力商をsとして第3の手段に処理を渡すかまたはsが割り切れなかった場合に前記第2の手段に処理を渡す第3の手段と、

sのビット数 | s | をカウントし、 | s | が s b より小さい場合に p + 1 は s b ビット以上の素因数を持たないとの判定結果を出力して停止するかあるいは | s | が s b 以上の場合に前記第2の手段に処理を渡す第4の手段と、

前記素数判定器にsを入力し、sが素数の場合はp+1はsbビット以上の素因数を持つとの判定結果を出力するかあるいはsが素数でない場合はp+1はsbビット

以上の素因数を持たないとの判定結果を出力して停止する第5の手段とを有することを特徴とする素因数の大きさを判定する素因数判定装置。

【請求項4】 乱数生成器および素数判定器を備え、 r を素数、xを乱数とするときp=xr+1からなる素数 pを生成する素数生成装置であって、素数pのビット数 pb, p-1の素因数とする素数 r. xの最大値 x x. xの最小値xm, xの終了値xs, xm≦x≦xxなる 偶数の乱数×、および乱数×dが外部より入力されたと き、p=xr+1を計算する第1の手段、pを前記素数 判定器へ入力し、pが素数と判定された場合にpを出力 して処理を停止し、pが素数でないと判定された場合に 第3の手段に処理を渡す第2の手段、xdの値に応じて ×から2を減じるかまたは×に2を加え、×が×mより 小さくなった場合は×を××とし、×が××より大きく なった場合は×を×mとし、×が×sと等しい場合には 第4の手段に処理を渡し、xがxsに等しくない場合に は第1の手段に処理を渡す第3の手段および入力条件 p b. rを満たす素数 p が存在しないという信号を出力し て停止する第4の手段を有する素数生成装置と、素数 p および整数sbが入力された時、p+1がsbピット以 上の素因数を持つかどうかを判定する素因数判定装置で あって、2から順番に素数を格納した記憶手段である素 数テーブル、素数判定器および除算器を備え、前記素数 テーブルに格納されている最大の素数をtmax とすると き、レジスタ t を O に初期化し、p + 1 をレジスタ s に 格納する第1の手段、前記素数テーブルにtより大きな 素数がある場合はそれらのうちの最小の値を読み出して tに格納するかまたは t より大きい素数が素数テーブル にない場合は第5の手段に処理を渡す第2の手段、sと t を除算器へ入力し、sがtで割り切れた場合に出力商 をsとして第3の手段に処理を渡すかまたはsが割り切 れなかった場合に前記第2の手段に処理を渡す第3の手 段、sのビット数 | s | をカウントし、 | s | が s b よ り小さい場合にp+1はsbビット以上の素因数を持た ないとの判定結果を出力して停止するかあるいは | s | がsb以上の場合に前記第2の手段に処理を渡す第4の 手段および前記素数判定器にsを入力し、sが素数の場 合はp+1はsbビット以上の素因数を持つとの判定結 果を出力するかあるいはsが素数でない場合はp+1は sbビット以上の素因数を持たないとの判定結果を出力 して停止する第5の手段を有する素因数の大きさを判定 する素因数判定装置と、乱数生成器と、素数判定器とを 備え、整数pb,rb,sb,tbが外部より入力され たとき、p-1がrbピットの素因数rを持ち、p+1 がsbビットの素因数sを持ち、r-1がtbビットの 素因数を持つような素数pを生成する制限付き素数生成 装置であって、

前記乱数生成器を駆動して t b ビットの乱数 t を生成する第1の手段と、

t を前記素数判定器に入力し、t が素数の場合には第3 の手段に処理を渡し、t が素数でない場合には前記第1 の手段に処理を戻す第2の手段と、

2<sup>rb</sup>-1/tを×r×とし、2<sup>rb</sup>-1/tを×rmとし、 乱数生成器を駆動して×rm≦×rs≦×r×となる× rsを生成し、レジスタ×rを×rsで初期化し、乱数 生成器を駆動して乱数を×rdへ格納する第3の手段 と、

ビット数rb、素数t、乱数xr、最大値xrx、最小値xrm、終了値xrsおよび乱数xrdを前配素数生成装置に入力し、素数が出力された場合はrへ格納して第5の手段に処理を渡し、または入力条件を満たす素数が存在しないという信号が出力された場合には前記第1の手段に処理を渡す第4の手段と、

2Pb-1/rを×p×とし、2Pb-1/rを×pmとし、 乱数生成器を駆動して×pm≦×ps≦×p×となる偶数の×psを生成し、レジスタ×pを×psで初期化 し、乱数生成器を駆動して出力乱数を×pdへ格納する 第5の手段と、

ビット数pb、素数r、乱数xp、最大値xpx、最小値xpm、終了値xpsおよびxpdを前記素数生成装置に入力し、素数が出力された場合はpへ格納して第7の手段に処理を渡し、または入力条件を満たす素数が存在しないという信号が出力された場合は前記第4の手段に処理を戻す第6の手段と、

素数 p と整数 s b を前記素因数判定装置に入力し、p + 1 は s b ビットの素因数を持たないと判定された場合は前記第6の手段に処理を戻し、p + 1 が s b ビットの素因数を持つと判定された場合には p を出力して停止する第7の手段とを有することを特徴とする制限付き素数生成装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、例えば情報セキュリティの分野で公開鍵暗号に用いる鍵となる素数を生成する素数生成装置、素因数判定装置、および制限付き素数生成装置に関する。

### [0002]

【従来の技術】素因数分解の困難性に基づく公開鍵暗号方式では、秘密鍵として512bit 程度の大きな素数を用いる。2つの素数P. Qの積Nが与えられてもP. Qを求めることが困難であれば、Nを公開してもP. Qを知られる恐れはない。しかし、P. Qの構造によっては、Nの素因数分解が容易になる場合がある。

【0003】Nの素因数分解を困難にするために素数Pが満たすべき条件として、X509標準では次の項目を挙げている。Qについても同様。

【0004】(1) P+1が大きな素因数 s を持つこと (2) P-1が大きな素因数 r を持つこと

(3) r-1が大きな素因数 t を持つこと

#### (4) Pはランダムであること

どれだけ大きければよいかは攻撃法や計算機の進歩に依存している。素数Pのビット数をpb、P+1の素因数sをsbビット、P-1の素因数rをrbビットとして、rb+sb<pbの場合には以下の素数生成法を利用することが可能である。

【0005】(a)tbピットの素数tを生成

- (b) r=2xt+1となるrbピットの素数rを生成
- (c) sbピットの素数sを生成
- (d) ri=1/rmod sを計算
- (e) P=2 (ys-ri) r+1となるpbビットの 素数Pを生成

### [0006]

【発明が解決しようとする課題】上述した従来法では、 r b + s b < p b でなければならず、上述した(1)の 条件を満たすために r b を大きく取ると s b を小さくせ ざるを得ない。

【0007】図5は従来法の詳細を示している。この従来法では、xやyを+の方向に増加させて素数を探索しているが、素数の間隔は一様でないので、一方向にだけ探索すると他の素数よりも高い確率で出現する素数が存在し得る。例えば、r1=x1\*t+1, r2=x2\*t+1, r3=x3\*t+1なる素数r1, r2, r3を考えると、xを2ずつ増加させて調べる従来法ではxの初期値がxの区間(x2, x3)に入った場合は必ずx3側へ向かい、結果として必ずr3が選ばれる。区間(x1, x2)よりも(x2, x3)の方が大きい場合、r2が選ばれる確率はr3が選ばれる確率に比較して小さくなってしまう。(4)の条件を満たすには、生成される素数の出現確率には片寄りがないことが望ましい。

【0008】本発明は、上記に鑑みてなされたもので、その目的とするところは、P-1、P+1が含むべき素因数のビット数のいずれもがPのビット数の1/2以上となるような安全性の高い素数を生成するとともに素数の出現確率が比較的均等である素数生成装置、素因数判定装置、および制限付き素数生成装置を提供することにある。

## [0009]

【課題を解決するための手段】上記目的を達成するため、請求項1記載の本発明は、乱数生成器および素数判定器を備え、rを素数、xを乱数とするときp=xr+1からなる素数pを生成する素数生成装置であって、素数pのピット数pb、p-1の素因数とする素数r,xの最大値xx,xの最小値xm,xの終了値xs,xmをxるaのの乱数x、および乱数xdが外部より入力されたとき、p=xr+1を計算する第1の手段と、pを前記素数判定器へ入力し、pが素数と判定された場合にpを出力して処理を停止し、pが素数でないと判定された場合に第3の手段に処理を渡す第2の手段

と、xdの値に応じてxから2を減じるかまたはxに2を加え、xがxmより小さくなった場合はxをxxとし、xがxxより大きくなった場合はxをxmとし、xがxsと等しい場合には第4の手段に処理を渡し、xがxsに等しくない場合には第1の手段に処理を渡す第3の手段と、入力条件pb、rを満たす素数pが存在しないという信号を出力して停止する第4の手段とを有することを要旨とする。

【0010】また、請求項2記載の本発明は、請求項1記載の発明において、前記第1の手段では、×が×sまたは×xまたは×sと等しい場合にのみp=×r+1を計算し、それ以外の場合には、×dの値に応じてpに2\*rを加えるかまたは減じた結果をpとすることを要旨とする。

【0011】更に、請求項3記載の本発明は、素数pお よび整数sbが入力された時、p+1がsbビット以上 の素因数を持つかどうかを判定する素因数判定装置であ って、2から順番に素数を格納した記憶手段である素数 テーブル、素数判定器および除算器を備え、前記素数テ ーブルに格納されている最大の素数を t max とすると き、レジスタtをOに初期化し、p+1をレジスタsに 格納する第1の手段と、前記素数テーブルに t より大き な素数がある場合はそれらのうちの最小の値を読み出し てtに格納するかまたはtより大きい素数が素数テーブ ルにない場合は第5の手段に処理を渡す第2の手段と、 sとtを除算器へ入力し、sがtで割り切れた場合に出 力商をsとして第3の手段に処理を渡すかまたはsが割 り切れなかった場合に前記第2の手段に処理を渡す第3 の手段と、sのピット数 | s | をカウントし、 | s | が sbより小さい場合にp+1はsbビット以上の素因数 を持たないとの判定結果を出力して停止するかあるいは | s | が s b 以上の場合に前記第2の手段に処理を渡す 第4の手段と、前記素数判定器にsを入力し、sが素数 の場合はp+1はsbビット以上の素因数を持つとの判 定結果を出力するかあるいはsが素数でない場合はp+ 1は s b ビット以上の素因数を持たないとの判定結果を 出力して停止する第5の手段とを有することを要旨とす

【OO12】請求項4記載の本発明は、乱数生成器および素数判定器を備え、rを素数、xを乱数とするとき p exr+1からなる素数p exr+1からなる素数p exr+1 exr+

し、xがxxより大きくなった場合はxをxmとし、x が×sと等しい場合には第4の手段に処理を渡し、×が xsに等しくない場合には第1の手段に処理を渡す第3 の手段および入力条件pb.rを満たす素数pが存在し ないという信号を出力して停止する第4の手段を有する 素数生成装置と、素数pおよび整数sbが入力された 時、p+1がsbビット以上の素因数を持つかどうかを 判定する素因数判定装置であって、2から顕番に素数を 格納した記憶手段である素数テーブル、素数判定器およ び除算器を備え、前記素数テーブルに格納されている最 大の素数をtmax とするとき、レジスタtを0に初期化 し、p+1をレジスタsに格納する第1の手段、前記素 数テーブルにtより大きな素数がある場合はそれらのう ちの最小の値を読み出してtに格納するかまたはtより 大きい素数が素数テーブルにない場合は第5の手段に処 理を渡す第2の手段、sとtを除算器へ入力し、sがt で割り切れた場合に出力商をsとして第3の手段に処理 を渡すかまたはsが割り切れなかった場合に前記第2の 手段に処理を渡す第3の手段、sのビット数|s|をカ ウントし、 | s | が s b より小さい場合に p + 1 は s b ビット以上の素因数を持たないとの判定結果を出力して 停止するかあるいは | s | が s b 以上の場合に前記第2 の手段に処理を渡す第4の手段および前記素数判定器に sを入力し、sが素数の場合はp+1はsbビット以上 の素因数を持つとの判定結果を出力するかあるいはsが 素数でない場合はp+1はsbビット以上の素因数を持 たないとの判定結果を出力して停止する第5の手段を有 する素因数の大きさを判定する素因数判定装置と、乱数 生成器と、素数判定器とを備え、整数pb, rb, s b, t b が外部より入力されたとき、p - 1 が r b ビッ トの素因数ァを持ち、p+1がsbビットの素因数sを 持ち、r-1がtbピットの素因数を持つような素数p を生成する制限付き素数生成装置であって、前記乱数生 成器を駆動してtbピットの乱数tを生成する第1の手 段と、tを前記素数判定器に入力し、tが素数の場合に は第3の手段に処理を渡し、tが素数でない場合には前 記第1の手段に処理を戻す第2の手段と、2rb-1/t を×r×とし、2rb-1/tを×rmとし、乱数生成器を 駆動してxrm≦xrs≦xrxとなるxrsを生成 し、レジスタxrをxrsで初期化し、乱数生成器を駆 動して乱数をxrdヘ格納する第3の手段と、ビット数 rb、素数t、乱数×r、最大値×r×、最小値×r m、終了値×rsおよび乱数×rdを前記素数生成装置 に入力し、素数が出力された場合は r へ格納して第5の 手段に処理を渡し、または入力条件を満たす素数が存在 しないという信号が出力された場合には前記第1の手段 に処理を渡す第4の手段と、2Pb-1/rをxpxと し、2pb-1/rをxpmとし、乱数生成器を駆動してx pm≦×ps≦×p×となる偶数の×psを生成し、レ ジスタ×pを×psで初期化し、乱数生成器を駆動して 出力乱数を×pdへ格納する第5の手段と、ビット数pb、素数r、乱数×p、最大値×p×、最小値×pm、終了値×psおよび×pdを前記素数生成装置に入力し、素数が出力された場合はpへ格納して第7の手段に処理を渡し、または入力条件を満たす素数が存在しないという信号が出力された場合は前記第4の手段に処理を戻す第6の手段と、素数pと整数sbを前記素因数判定装置に入力し、p+1はsbビットの素因数を持たないと判定された場合は前記第6の手段に処理を戻し、p+1がsbビットの素因数を持つと判定された場合にはpを出力して停止する第7の手段とを有することを要旨とする。

【0013】本発明では、最初に上述した条件(2).

(3)を満たす素数Pを生成し、次いでその素数が上述 した条件(1)を満たすかどうかを高速に確認する。また、素数Pを探索する場合には探索の方向を乱数によって決定する。

【0014】まず、素数生成装置は、生成する素数pのピット数pb.p-1の素因数とする素数r.xの最大値×x.xの最小値×m.xの終了値×s.xm≦xと × xの最小値×m.xの終了値×s.xm≦xけ付けて、p=xr+1を計算してpを素数判定器へ入力し、pが素数でない場合にはxdの値に応じて、xがx対らとを減じるかまたはxに2を加え、その結果xがxmより小さくなった場合はxをxxとし、xがxxよりいさくなった場合はxをxmとする。また、xがxxまとしくなった場合には、入力条件pb.rを満たす素数pが存在しないという信号を出力して停止する。xがxsとくなった場合には、入力条件pb.rを満たす素数pが存在しないという信号を出力して停止する。xがxsとして素数判定を行い、pが素数となるまでこれを繰り返すように構成する。

【0017】最後に、P+1がsbビット以上の大きな素因数sを持つかどうかを判定する。適当なビット数以

下の素数を全て格納した素数テーブルを予め作っておく。まずkをOに、sをP+1に初期化する。

【0018】kより大きな最小の素数を素数テーブルから読み出してkに格納する。sがkで割り切れる場合はsをtで割り切れなくなるまで繰り返して割る。sがsbビットより小さくなってしまったら、P+1は大きな素因数を持たないことを意味するので、Pの生成をやり直す。テーブル中の素数全てについてsに対する除算を試しても、sがsbビットより大きい場合は、sが大きな素因数かどうかを素数判定器にsを入力して判定する。sが素数でない場合は、Pの生成をやり直す。sが素数の場合は、P+1がsbビット以上の大きな因数sを含んでいるので、Pを条件を満たす素数として出力する。

【0019】以上の手段により、×、yを増加させるか、減少させるかを乱数によって決定することで、よりランダムな素数を生成することができる。

【0020】また、x、yをr、P生成後も保持しておき、rまたはPが条件に合わない素数であった場合に、x、yの探索を最初からやり直すのではなく、更新を再開してrまたはPを探索するようにすることでtやsを生成し直す時間を削除できる。

【0021】P+1を小さな素数で可能なかぎり除した後、素数判定器へ入力することによって、rbの値に制約を受けない大きなビット数sbの素因数sを含むP+1なる素数Pを検出することができる。

[0022]

【発明の実施の形態】以下、図面を用いて本発明の実施 の形態について説明する。

【0023】図1は、本発明の一実施形態の構成を示す ブロック図であり、図2は、図1に示す実施形態に使用 されている素数生成装置の構成を示すブロック図であ

【0024】図1に示す実施形態は、乱数生成器11、 素数判定器13、除算器15、乱数発生器21、素数生成装置17、除算器25、乱数生成器31、素数生成装置27、除算器35、素数テーブル19、素数判定器2 3を有する。また、図2に示す素数生成装置は、乗算器、加算器、減算器、比較器からなる算術演算回路(以下、ALUと略称する)41、素数判定器43、乗数×の値を更新する乗数更新部45を有する。

【0025】まず、図4を参照して、図2に示す素数生成装置の作用を説明する。

乗数更新部45を駆動して×を更新する。×の更新は×dが1の時×に×-2を格納し(ステップS43、S44)、または×dが〇の時×に×+2を格納する(ステップS43、S45)。その結果×が×mより小さなった場合は×を××とし、×が××より大きくなった場合は×を×mとする(ステップS46~S49)。また、ステップS50で×が×sと等しくなった場合には、入力条件pb、rを満たす素数pが存在しないがった場合は、再びp=×\*r+1を計算して素数判定を行い、pが素数となるまでこれを繰り返し、素数pが得られたらこれを出力して停止する構成とする。

【0028】496、xx、xm、xs,x,xdを素数生成装置17へ入力し、496bitの素数rを得る(ステップS15)。素数生成装置17が入力条件を満たす素数が存在しないという信号を出力した場合は、tの生成をやり直す(ステップS16)。

【0029】素数 r が得られたら、除算器  $25 \sim 2^{512}$  -1 と t を入力してその出力を y x とし、x y = [( $2^{512}$  -1) /r] を得る。同様に、除算器  $2^{501}$  /r] を得る(ステップ  $3^{511}$  と  $3^{511}$  /r] を得る(ステップ  $3^{511}$  /r] を得る(ステップ  $3^{511}$  /r] を得る(ステップ  $3^{511}$  /r] を移動し、 $3^{511}$  /r  $3^{511}$   $3^{511}$  /r  $3^{511}$   $3^$ 

【0030】512、yx、ym、ys、y、ydを素数生成装置27へ入力し、512bit の素数Pを得る(ステップS19)。素数生成装置27が入力条件を満たす素数が存在しないという信号を出力した場合は、sの生成をやり直す(ステップS20)。

【0031】素数Pが得られたら、P+1が496bit 以上の素因数 s を含んでいるかどうかを判定する。8ビット以下の素数を全て格納した素数テーブルを予め作っ ておく。

【0032】まず、kをOに、sをP+1に初期化する。kより大きな最小の素数(=2)を素数テーブルから読み出してkに格納する(ステップS21)。sがkで割り切れる場合はsをtで割り切れなくなるまで繰り返して割る。sが496bitより小さくなってしまったら、P+1は496bit以上の素因数を持たないことを意味するので、Pの生成をやり直す(ステップS22~S26)。テーブル中の素数全てについてsに対する除算を試しても、sがsbピットより大きい場合は、sが大きな素因数かどうかを素数判定器23にsを入力して事をな素数の場合は、P+1がsbピット以上の大きな因数sを含んでいるので、Pを条件を満たす素数として出力する(ステップS27)。

#### [0033]

【発明の効果】以上説明しように、本発明によれば、素数Pのビット数をpb、P-1が含むべき素因数のビット数をrb、P+1が含むべき素因数のビット数をsbとして、rb、sbがともに大きな場合にもrbビットの素因数をP-1が含み、sbビットの素因数をP+1が含むようなpbビットのランダムな素数Pを効率よく生成することができる。

## 【図面の簡単な説明】

【図1】本発明の一実施形態の構成を示すブロック図で ある。

【図2】図1に示す実施形態に使用されている素数生成 装置の構成を示すブロック図である。

【図3】図1に示す実施形態の作用を示すフローチャートである。

【図4】図2に示す素数生成装置の作用を示すフローチ ャートである。

【図5】従来法の作用を示すフローチャートである。 【符号の説明】

11, 21, 31 乱数生成器

13, 23, 43 素数判定器


15, 25, 35 除算器


17,27 素数生成装置

19 素数テーブル


41 ALU

45 乗数更新部







【図3】



【図4】



【図5】



## THIS PAGE BLANK (USPTO)